PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-214311

(43) Date of publication of application: 04.12.1984

(51)Int.CI.

H03F 3/345 H01L 27/08 H03F 3/45

(21)Application number : 58-088402

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

18.05.1983


(72)Inventor: ANAMI KENJI

(54) INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To reduce the current flowing through one of the 1st and the 2nd inverters of a device and to save electric power by making both inverters different in conductance.

CONSTITUTION: Input terminals 15 and 16 are in complementary relation and the conductance ratio of a PchFET11 and an NchFET12 is equal to that of a PchFET13 and an NchFET14. The conductance ratio of the PchFET11 and PchFET 13 and that of the NchFET12 and NchFET14 are in 1:k proportion, and the conductance of the 1st inverter and that of the 2nd inverter are in 1:k proportion. When complementary inputs are applied to the input terminals 15 and 16, the current curves of the FETs 12, 13, and 14 vary from I12 to I12b, from I13 to I13b, and from I14 to I14b, and intersections shift from P0' to P3' and from P0 to P4, so that a low voltage V18b(VL) corresponding to P4 is developed at the output terminal 19 of the 2nd inverter.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19 日本国特許庁 (JP)

⑪特許出願公開

⑫ 公開特許公報(A)

昭59-214311

f) Int. Cl.³H 03 F 3/345H 01 L 27/08

識別記号

庁内整理番号 6628-5 J 6655-5 F

6628-5 J

④公開 昭和59年(1984)12月4日

発明の数 1 審査請求 未請求

(全 4 頁)

60集積回路装置

H 03 F

②特 願 昭58-88402

3/45

20出 願 昭58(1983) 5 月18日

70発 明 者 穴見健治

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社エル・エス・アイ研 究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 大岩増雄

外2名

明 紙 巷

1. 発明の名称

集積回路装置

2. 特許請求の範囲

(1)ソースを電源にゲートとドレインを第1の節点にそれぞれ接続した第1のPチャネルFETと、ドレインを第1の節点にゲートを第1の入力端子にそれぞれ接続しソースを接地した第1のNチャネルFETとにより第1のインバータを形成し、ソースを電源にゲートを第1の節点にドレインを第2の節点に接続した第2のPチャネルFETと、ドレインを第2の節点にゲートを第2の入力端子にそれぞれ接続しソースを接地した第2のNチャネルFETとにより第2のインバータを形成し、とれら2つのインバータによつて構成されたカレントミラー形CMOS 増幅回路として作用する集機回路装置において、上記各インバータの路装置において、上記各インバータの路装置において、上記各インバータの路装置の路装置。

(2)第1のPチャネルFET のコンダクタンスが 第2のPチャネルFET のコンダクタンスより小 さく、第1のNチャネルFET の コンダクタンスが第2のNチャネルFET のコンダクタンスより 小さいことを特徴とする特許請求の範囲第1項記載の集積回路装置。

(3)第1のPチャネルFET のコンダクタンスと 第2のPチャネルFET のコンダクタンスの比と、 第1のNチャネルFET のコンダクタンスと第2 のNチャネルFET のコンダクタンスの比とが等 しく設定されていることを特徴とする特許請求の 範囲第1項記載の半導体集積回路装置。

3. 発明の詳細な説明

〔発明の技術分野〕

本発明はカレントミラー形 CMO S増幅回路として作用する集積回路装置に関する。

〔従来技術〕

従来、この種の装置として第1図に示すものが あつた。図において、(1)は PchFET (Pチャネ ル電界効果トランジスタ)、(2)は NchFET (N チャネル電界効果トランジスタ)であつて、これ ちで第1のインバータを構成している。(3)はPch FET、(4)は Nch FET であつて、これらで 第 2 のインパータを 標成している。(5),(6)は Nch FET (2),(4)のゲートに接続された入力端子、(7),(8)は 第 1 , 第 2 の節点、(9)は出力端子である。

上記棋成において、入力端子(5), (6)はお互いに 相補的な関係におかれ、又 PchFET(1) と (3) 及び NchFET(2) と (4) は 各々コンダクタンスが等しく なるように設定してあり、 これらでカレントミラ 一形 CMOS 増幅 回路を構成している。

次に第1図の動作について第2図,第3図を用いて説明する。第2図において入力端子(5),(6)の電圧Vs, Ve がVr のとき、Nch FET(2) の電流特性は I2 で示す曲線となる。又Pch FET(1) の電流特性はドレインとゲートを短絡しているため I1 で示す曲線となる。この I2 と I1 の曲線の交点P。が第1のインバータの出力電圧V, となる。一方、第2のインバータのコンダクタンスは第1のインバータと同様に設定され、Pch FET(3)のゲートは第1の節点(7)に接続されているので、Pch FET(3) の電流特性は I3 , Nch FET(4) の

しかしながら、従来のこのような装置では、第 1のインバータと第2のインバータに同じ大きさ の電流が流れるため、消費電流が大きいという欠 点があつた。

〔発明の概要〕

本発明はこのような従来の欠点に鑑みてなされたもので、軽値の消費電流を減少させるため、第 1のインバータと第2のインバータのコンダクタンスを異なるようにしたものである。

〔発明の実施例〕

第4図は本発明の一実施例を示すカレントミラー形CMOS 増幅回路の回路図である。

図において、(11) は第1の Pch FET、(12)は 第1の Nch FET であつて、これらで第1のイン パータを構成している。(13) は第2の Pch FET、 (14) は第2の Nch FET であつて、これらで第2 のインパータを構成している。(15),(16) は Nch FET(12),(14)のゲートに接続された第1及 び第2の入力端子、(17),(18) は第1,第2 の 節点、(19) は出力端子である。 電流特性はI.のような曲線になり、第2のインバータの出力電圧V。はI、とI.の曲線の交点P。となり、第1のインバータの出力電圧と同じになる。

ここで入力端子(5),(6)に相補的な入力($V_{5a}=V_{r}+\triangle V_{r}$),($V_{6a}=V_{r}-\triangle V_{r}$) が各々印加されると、曲線は $I_{2}\rightarrow I_{2a}$, $I_{3}\rightarrow I_{3a}$, $I_{4}\rightarrow I_{4a}$ となり、これらの曲線の交点は P_{0} から P_{1} 及び P_{2} に移り、第2のインベータの出力電 EV_{8a} は P_{2} に対応した高電圧 V_{B} になる。

次に第3図にかいて入力端子(5),(6)に相補的な入力($V_{5b}=V_{r}-\triangle V_{r}$),($V_{6b}=V_{r}+\triangle V_{r}$)が各々印加されると、曲線は $I_{2}\to I_{2b}$, $I_{3}\to I_{3b}$, $I_{4}\to I_{4b}$ となり、これらの曲線の 交点は P_{3} , P_{4} に移り、第2 のインバータの出力電圧 V_{8b} は P_{4} に対応した低電圧 V_{1} になる。

このように入力振幅2△Vr は Vn - Vi に増幅 される。即ち、第1のインパータと第2のインパ - タに同じ大きさの電流が流れることになり、い わゆる「カレントミラー」と呼ばれる所以である。

上記構成において、入力端子(15),(16)はお互いに相補的な関係におかれ、又 PchFET(11)と NchFET(12)の コンダクタンス比は PchFET(13)と NchFET(14)のコンダクタンスの比に等しく設定してある。又、 PchFET(11)と PchFET(13)のコンダクタンスの比及び NchFET(12)と NchFET(14)の コンダクタンスの比は1: kに設定して、第1のインバータと第2のインバータのコンダクタンスを1: kにしている。 なお、第2のインバータの各FETのコンダクタンスは従来と同じである。

上記構成の動作について、第 5 図,第 6 図を用いて説明する。入力端子 (15),(16)の電圧が共に Vrのとき NchFET (12)の特性は第 1 図に示した回路のものに比べてコンダクタンスが 1/k なので、第 5 図,第 6 図に示す I 12 の電流曲線 となる。一方、負荷の Pch FET (11) の 電流特性もドレインとゲートを短絡してあり、同じく第 1 図に示した回路のものに比ペコンダクタンスを 1/k に設定してあるので、 I 11 に示す電流曲線

となる。したがつて両電流曲線の交点 Po′ が第 1 のインバータの出力電圧 V₁₇ となる。

すなわち、第1 のインバータの出力電圧としては従来の回路と全く同じ電圧を得ることができる($V_{17}=V_7$)。又第1 のインバータの出力電圧は第2 のインバータの負荷である第2 の P ch F ET(13)のゲートに印加され、P ch F ET(14)の電流特性曲線は I_{13} と I_{14} で示すように従来と同様であり、その交点P の出力電圧 V_{18} も変化しない($V_{18}=V_{3}$)。

次に、入力端子(15)、(16)に相補的な入力(Vr+ ΔVr)、(Vr- ΔVr)が各々印加されると、 山線は $I_{12} \rightarrow I_{12} a$ 、 $I_{13} \rightarrow I_{13} a$, $I_{14} \rightarrow I_{14} a$ に変化して、交点は $Po' \rightarrow Pi'$, $Po \rightarrow P_2$ に移行し、第2のインバータの出力端子(19)に P_2 に対応した高電圧 $V_{15} a$ (V_H)が出力される。

ことで重要なことは、第2図に示す P_1 の電圧 V_{17a} と本発明の装置の P_1 0電圧 V_{17a} が全く等しく、したがつて負荷となるPchFET(1), (11)のゲートに同じ電圧を印加された第2のインバー

異なるようにしたので、一方のインバータに流れる電流を低減することができ、消費電力を減少で きる効果がある。

4. 図面の簡単な説明

第1 図は従来装置の回路図、第2 図,第3 図は 従来装置の特性図、第4 図は本発明の一実施例に よる回路図、第5 図,第6 図は本発明の装置の特 性図である。

(11),(13)・・・・PchFET、(12),(14)・・・・NchFET、(15),(16)・・・・ 入力端子、(17)・・・・第1の節点、(18)・・・・第2の節点、(19)・・・・出力端子。

代理人 大岩增雄

タの出力は、共に同じ電圧Vg を発生しているととである。

次に、入力端子(15),(16) に相補的な入力($Vr-\triangle Vr$),($Vr+\triangle Vr$) が 印加されたとき、曲線は $I_{12}\to I_{12}_b$, $I_{13}\to I_{13}_b$, $I_{14}\to I_{14}_b$ に変化して交点は $P_0'\to P_3'$, $P_0\to P_4$ に移行し、第 2 のインバータの出力端子(19)に P_4 に対応した低電圧 V_{18}_b (V_1)が出力される。

以上のように従来装置の Nch FET(1)と(3) 及び(2)と(4)のコンダクタンスを等しくすることなしに、 従来と全く同一の機能を得ることが可能であり、 第1のインバータのコンダクタンスを第2のイン バータのコンダクタンスより小さくすれば、消費 電流を低減することが可能である。

なお、上記実施例における Pch FET, Nch FET は入力インピーダンスが高い FET デバイスであれば MOS形等 いずれであつてもよい。


[発明の効果]

以上説明したように本発明によれば、第1のインバータと第2のインバータのコンダクタンスを


第1図

7 8 6


第 3 図




第 2 図




第 4 図



第 5 図



第 6 図



-50-